2017招聘信息

文章來源：    時間：2017/9/5 10:52:03    瀏覽次數(shù)：23116次

北京環(huán)鼎科技有限責(zé)任公司2017年招聘，面向應(yīng)屆生和社會招聘，歡迎有志之士加入環(huán)鼎！

 

機械設(shè)計工程師

崗位職責(zé)：

1、根據(jù)產(chǎn)品設(shè)計要求，負責(zé)產(chǎn)品結(jié)構(gòu)設(shè)計、零部件設(shè)計；

2、參與新設(shè)計研發(fā)工作；

3、參與新產(chǎn)品機械部分的預(yù)驗收、裝配、調(diào)試；

任職要求：

1、具有本科及以上的機械專業(yè)的應(yīng)屆畢業(yè)生。

2、熟練掌握SOLIDWORKS、CATIA、AUTOCAD等各繪圖軟件。

3、熟練掌握ANSYS等有限元分析軟件。

4、熟悉各類金屬和非金屬材料的牌號及性能，并能對材料方面的應(yīng)用有一定的經(jīng)驗；

5、對機械加工工藝和各類機床操作有一定了解，能根據(jù)主管要求，進行產(chǎn)品圖紙設(shè)計，編寫技術(shù)文檔等。

6、工作認(rèn)真，有上進心，具有良好的團隊精神，責(zé)任心強；

7、有實際工作經(jīng)驗或有機箱設(shè)計經(jīng)驗優(yōu)先

公司待遇：

五險一金；法定節(jié)假日；單身宿舍；實習(xí)期滿后享受各種補貼及年終效益獎。

 

機電工程師

崗位要求：

1、有硬件電路設(shè)計開發(fā)經(jīng)驗，精通數(shù)字電路、模擬電路設(shè)計

2、熟悉Protel 、AD9繪圖軟件

3、熟悉51，AVR等單片機編程，精通匯編及C語言

4、熟悉主流FPGA器件，至少使用過一款FPGA器件，精通verilog

優(yōu)先選用具備以下技術(shù)專長或經(jīng)驗的人員：

1、熟練掌握VHDL或Verilog語言，掌握IP core和嵌入式邏輯分析儀的使用

2、具有TI/AD的DSP編程和調(diào)試經(jīng)驗者優(yōu)先

3、熟悉ARM平臺的嵌入式系統(tǒng)開發(fā)過程、ARM開發(fā)及相關(guān)外圍硬件電路設(shè)計，具有網(wǎng)絡(luò)接口芯片開發(fā)經(jīng)驗者優(yōu)先

4、掌握ADSL、VDSL、GPON有線接入網(wǎng)管類產(chǎn)品原理，開發(fā)過相關(guān)產(chǎn)品者優(yōu)先。

公司待遇：

1、五險一金；法定節(jié)假日；單身宿舍；實習(xí)期滿后享受各種補貼及年終效益獎。

 

軟件工程師

崗位要求：

熟悉c++語言

任職要求：

1、具有本科及以上的機械專業(yè)的應(yīng)屆畢業(yè)生。

2、工作認(rèn)真，有上進心，具有良好的團隊精神，責(zé)任心強；

3、有實際工作經(jīng)驗優(yōu)先

公司待遇

五險一金；法定節(jié)假日；單身宿舍；實習(xí)期滿后享受各種補貼及年終效益獎。

 

電子工程師

任職要求：

1、具有本科及以上的機電、電子、或者自動化專業(yè)的應(yīng)屆畢業(yè)生

2、較強的溝通能力和表達能力，工作認(rèn)真，具有上進心。

公司待遇：

五險一金；法定節(jié)假日；單身宿舍；實習(xí)期滿后享受各種補貼及年終效益獎。